

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-112488


(43)公開日 平成10年(1998) 4月28日

(51) Int.Cl. ⁶		徽別記号		FΙ				
H01L	21/68			H011	. 21/68		A	
	21/285				21/285		С	
	29/78			C 2 3 0	16/02			
	21/336			H011	21/205			
# C23C	16/02				29/78		301P	
			審查請求	未請求	求項の数8	OL	(全 8 頁)	最終頁に続く
(21)出顧番号		特順平8-265789	(71) 出額人 000002185					
						株式会		
(22) 出願日		平成8年(1996)10月7日		東京都品川区北品川6丁目7番35号				
				(72)発				
								1号 ソニー国
					分株式	会社内		
(54) 【発明の名称】 CVD装置およびこれを用いた半導体				特帯の飲み	trèti			

(57)【要約】

【課題】 表面処理機能を有する高融点金属シリサイド 膜のCVD装置と、このCVD装置を用いてポリシリコ ン膜と高融点金属シリサイド膜との密着性およびオーミ ック性の良いポリサイドゲート電極のMOSトランジス タを含む半導体装置の製造方法を提供する。

【解決手段】 ローディングチャンバ部51と、還元性 ガス又はハロゲンガスを含む不活性ガスで半導体ウェハ の表面処理をする表面処理チャンバ部52と、タングス テンシリサイド膜を堆積するCVDチャンバ部53と、 被処理基板を取り出すアンローディングチャンバ部54 等で構成されるCVD装置50により、ポリシリコン膜 表面に形成された自然酸化膜を除去した後、WSi2膜 を形成する工程を採り、ポリサイドゲート電極のMOS トランジスタを含む半導体装置の製造をする。



【請求項1】 被処理基板上に高融点金属シリサイド膜 を推積させるCVD装置において

前記被処理基板を設置するローディングチャンバ部と 前記被処理基板の表面処理をする表面処理チャンバ部 と、前記高融点金属シリサイド膜を堆積するCVDチャ ンバ部と、前記被処理基板を取り出すアンローディング チャンバ部とを設け、

前記ローディングチャンバ部、前記表面処理チャンバ 部、前記CVDチャンバ部、前記アンローディングチャ 10 びこのCVD装置を用いたポリサイドゲート電極のMO ンバ部間には、自動的に開閉し、前記被処理基板が移動 できる大きさの開閉部を設け、

前記被処理基板を前記ローディングチャンバ部より前記 アンローディングチャンバ部まで移動させる自動搬送手 段を設けたことを特徴とするCVD装置、

【請求項2】 前記表面処理チャンバ部は、漂元性ガス およびハロゲンガスを含む不活性ガスの内、いずれか一 方のガスを用いて、前記被処理基板表面の酸化膜を除去 する表面処理チャンバ部であることを特徴とする請求項 1 に記載のCVD装置。

【請求項3】 前記表面処理チャンバ部での前記被処理 基板の表面処理時間は、前記CVDチャンバ部での前記 高融点金属シリサイド膜の堆積時間以下であることを特 徴とする請求項1に記載のCVD装置。

【請求項4】 被処理基板である、不純物をドープした 非単結晶シリコン膜の形成された半導体ウェハに 高融 点金属シリサイド膜を堆積させるCVD装置を用いたC VD工程を有する半導体装置の製造方法において、

前記半導体ウェハを請求項1 に記載のCVD装置のロー ディングチャンパ部に設置する工程と、

前記半導体ウェハを表面処理チャンバ部に自動搬送さ せ、前記表面処理チャンバ部で非単結晶シリコン膜の表 面処理をする工程と、

前記半導体ウェハをCVDチャンバ部に自動搬送させ、 前記CVDチャンバ部で前記非単結晶シリコン膜上に高 融占金属シリサイド膜を推積する工程と、

前記半導体ウェハをアンローディングチャンバ部に自動 搬送させ、前記半導体ウェハを取り出す工程とを有する ことを特徴とする半導体装置の製造方法。

は、ハロゲンガスを含む不活性ガス雰囲気中でプラズマ を発生させて表面処理し、前記非単結晶シリコン膜表面 の自然酸化膜を除去することを特徴とする請求項4に記 裁の半導体装置の製造方法.

【請求項6】 前記ハロゲンガスは、BC13 ガスであ ることを特徴とする請求項5に記載の半導体装置の製造

【請求項7】 前記非単結晶シリコン膜の前記表面処理 は、還元性ガス雰囲気中で前記半導体ウェハを加熱し、 前記非単結晶シリコン膜表面の自然酸化膜を除去するこ 50 を形成する。

とを特徴とする請求項4に記載の半導体装置の製造方 法.

【請求項8】 前記還元性ガスは、H2 ガスであること を特徴とする請求項7に記載の半導体装置の製造方法。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はCVD装置およびこ れを用いた半導体装置の製造方法に関し、さらに詳しく は、高融点金属シリサイド膜を形成するCVD装置およ

Sトランジスタを含む半導体装置の製造方法に関する。 [0002]

【従来の技術】従来のMOSトランジスタを含む半導体 装置では、MOSトランジスタのゲート電極材料として リン等の不純物を拡散した非単結晶シリコン膜(ポリシ リコン膜)が用いられてきた。しかしながら、近年、M OSトランジスタを含む半導体装置の高速化、高集積化 に伴い、上記ボリシリコン膜の抵抗が大きいことによる 信号伝搬速度の問題で、半導体装置の高速化を達成する

20 ことが困難になり、MOSトランジスタのゲート電極と して安定なポリシリコン膜と、このポリシリコン膜上 に、ゲート電極の低抵抗化が可能な高融占金庫シリサイ ド膜を積層したポリサイド膜をゲート電板とするMOS トランジスタを含む半導体装置が開発され、この様な半 導体装置が一般的なものとなってきている。

【0003】上述したポリサイドゲート電極のMOSト ランジスタを含む半導体装置の製造方法の従来例を、図 4を参照して説明する。まず、図4(a)に示すよう に、P型半導体基板11表面の素子分離領域にLOCO

- 30 S(Local Oxidation of Sili con)膜12を形成する。その後熱酸化により、MO Sトランジスタ部1の半導体基板11表面にゲート酸化 膜13を形成する。更にその後、CVD法によりポリシ リコン膜を堆積し、不純物拡散炉を用いてポリシリコン 膜に不純物を拡散させ、不純物をドープしたポリシリコ ン膜14を形成し、不練物拡散時等に形成されたポリシ リコン膜14表面の酸化膜等を、弗化水素(HF)を含 む溶液でエッチングして除去する。
- 【0004】次に、高融点金属シリサイド膜を形成する 【請求項5】 前記非単結晶シリコン膜の前記表面処理 40 CVD装置、例えばタングステンシリサイド(WS
 - i2)のCVD装置を用いて、ポリシリコン膜14 Fに WSi2膜15を堆積する。その後、CVD法によるC VD酸化膜16をWSi2 膜15上に堆積する。

【0005】次に、図4(b)に示すように、CVD酸 化膜16/WSi2 膜15/ポリシリコン膜14/ゲー ト酸化膜13を、フォトリソグラフィ技術とRIE(R eactive Ion Etching) によりパタ ーニングして、ポリシリコン膜14とWSiz 膜15と によるポリサイドゲート電極17を含むゲート電極部2

【0006]次に、図4(e)に示すように、MOSトランジスタ部1のソース・ドレイン部3に、LDD(Lightly Doped Drain)層形成のためのイオン注入を行い、その後、CVD酸化限を堆積し、CのCVD能促展を RIEがよう。次に、MOSトランジグによりエッチバックし、ゲート電極部2棚壁にサイドウォール限化限18を形成する。次に、MOSトランジスタ部1のソース・ドレインを形成するだめのイオン注入を行い、その後、RTA(Rapid Thermal Annealing)法等によるイオン注入層のイオン活性化力がめた地列を形成するためのイオンに入り、CRDによりによって、LDD層を持つソース・ドレイン層19を形成することによって、LDD層を持つソース・ドレイン層19を形成する。

【0007】その後は、図面は省略するが、層間絶縁膜 形成、コンタクトホール形成、埋め込みプラグ形成、配 線形成、パッシベーション膜形成、パット窓開け等を行って、半導体装置を作動する。

【0008】上述したポリサイドゲート電信17を持つ MOSトランジスタを含む半導体装置の製造方法におい では、身化水業(日ド)を含む溶液で不能物をドープし 20 たポリシリコン膜14表面の酸化燃料を除去した後の半 等体基板11が、あら時間自然放置されてると、ポリシ リコン膜14表面に自然酸化膿が形成される。この自然 酸化膿が形成されると、ポリシリコン膜14上にWS1 実限15を推算さる際に、WS1。膜15の容者を分類 くなり、WS1。膜15が下地上り剥離するという現象 が発生する。従って、通常は非化水業(HF)を含むだ溶 液でのポリシリコン臓14の次直処理後は、直ちに半導 体基板11をCVD装置に入れて、WS1。膜15を堆 増充る方法が保めれている。

【0009】しかし、数多くの半導体製造装置が種々の 工程に使用される半導体装置の製造においては、ポリシ リコン膜14の堆積、酸化脱等の除去、WS1・膜15 堆積を連続して行うことは、設備の総合稼働率を低下さ せてしまう。この設備の総合稼働率低下を避れようとす ると、ポリシリコン膜14表両の酸化膜等の除去処理後 の半導体な版11が自然放置される状態が起こる。この 時は、再度弗化水素(HF)を含む溶液でポリシリコン 膜14素面に形成された自然線化膜を除去し、その後に WS1・膜15の堆積を行う必要がある。

 たポリサイドゲート電極のポリシリコン膜14とWSi 2 膜15間のトンネル電流によるオーミック性も無くな るという問題も発生する。上述した問題は、WSiのC VD装置自体にポリシリコン能 14の表面処理機能が無 いことによって起こる問題である。

4

[0011]

【発明が解決しようとする課題】本売明は、上述したC VD装置およびこれを用いた半導体装置の製造方法にお おる問題点を解決することをその目的とする。即ち本発 10 明の課題は、表面処理機能を有する高融点金属シリサイ ド酸のCVD装置と、このCVD装置を用いてポリシリ コン散と高融点金属シリサイド限との常常性およびオー ミック性の良いポリサイドゲート電極のMOSトランジ スクを含む半導体装置の製造方法を提供することを目的 とする。

[0012]

【0013】未専門のCVD装置およびこれを用いた半 等体装置の態点方法は、被処理基板である、不味物をド 一プしたポリシリコン版の形成された半導体ウェハに、 高度は金属シリサイド酸を埋積させるCVD装置を用い、 たCVD工程を有する半導体装置の製造方法において、 半導体ウェルを請求項1に記載のCVD装置のローディ ングチャンパ部に設置する工程と、半導体ウェルを表面 規理チャンパ部に自動態送させ、表面処理チャンパ部で 40 ポリシリコン酸した高度は金属シリサイド接受増精 る工程と、半導体ウェハをアンローディングチャンパ部 でポリシリコン酸した高度と偏くリサイド接受増精 る工程と、半導体ウェハをアンローディングチャンパ部 に自動機送させ、半導体ウェハを取り出す工程とを有す ることを特徴とするものである。

の時間の長さにより自然酸化膜の腰身が異なるので、W 【0014】本発明によれば、被処理基板である。不純 51: 限15の構造像後には影響化をくても、後工程で 剥離が発生する虞もある。更に、ポリシリコン酸14表 両に自冷酸化限が形成され、この服型1.5 nm以上 ちなた。大水能でWS:i、腹15を堆積すると、形成され、50 のCV 砂瓷酸により、ポリシリコン酸表面的自然を推 なった水能でWS:i、腹15を堆積すると、形成され、50 CV 砂瓷酸により、ポリシリコン酸表面的自然を解し を除去した後に、半導体ウェハを大気中に取り出すこと なく、高融点金属シリサイド膜を堆積することで、ポリ シリコン膜と高融占金属シリサイド膜との密着性および オーミック件の良いポリサイドゲート電極のMOSトラ ンジスタを含む半導体装置の作製が可能となる。また、 表面処理チャンバ部を設けた高融占金属シリサイド謄の CVD装置を用いれば、従来例のようなポリシリコン膜 形成後に、直ちに高融点金属シリサイド膜を堆積する必 要がなく、従って半導体装置の製造で使用される数多く の製造装置の総合稼働率を低下させることなく半導体装 10 置の製造が可能になる。

[0015]

【実施例】

実施例1

本実施例はタングステンシリサイドのCVD装置および これを用いたポリサイドゲート電極のMOSトランジス タを含む半進体装置の製造方法に本発明を適用した例で あり、従来の技術説明で使用した図4と、図1および図 2を参照して説明する。ここで、図1は本発明の高融点 金属シリサイド膜のCVD装置のブロック図で、(a) は各チャンバ部を直線的に配置した時のCVD装置のブ ロック図であり、(b)は各チャンバ部をコの字状に配 着した時のCVD装置のブロック図である。図2は図1 (a)のCVD装置における表面処理チャンバ部の詳細 説明をするための。表面処理チャンバ部付近の概略断面

【0016】まず、図4(a)に示すように、従来の半 導体装置の製造方法と同様にして、P型半導体基板 1 1 表面にLOCOS膜12、ゲート酸化膜13を形成す る。その後、CVD法により膜厚約200nm程度のポ 30 リシリコン膜を堆積し、不純物拡散炉を用いてボリシリ コン膜に不純物を拡散させ、不純物をドープしたポリシ リコン膜14を形成し、不純物拡散時等に形成されたボ リシリコン膜14表面の酸化膜等を、弗化水素(HF) を含む溶液でエッチングして除去する。なお、上述した 不純物をドープしたポリシリコン膜14は、CVD法で ポリシリコン膜を形成する際に、シラン系ガスと不純物 とするホスフィン系ガス等との混合ガスを使用してCV Dする方法で、不減物をドープしたポリシリコン膜14 を形成してもよい。

【0017】次に、図1に示すような本実施例の高融点 金属シリサイド膜のCVD装置、例えばタングステンシ リサイドのCVD装置50により、WSi2 膜15を堆 積する。ここで、WSi2 膜15を堆積するタングステ ンシリサイドのCVD装置50の構造について述べる。 CVD装置50は、図1(a)および(b)のブロック 図に示すように、被処理基板である、不純物をドープし たポリシリコン膜が形成された半導体ウェハを設置する ローディングチャンバ部51と、ポリシリコン膜表面に

表面処理チャンバ部52と、高融占金属シリサイド膜で ある、WSi2 膜15を堆積するCVDチャンバ部53 と 半導体ウェハを取り出すアンローディングチャンバ 部54と、これら各チャンバ部間に設けられた開閉部。 例えばゲートバルブ55とで概略構成されている。ま た、半導体ウェハのローディングチャンバ部より前記ア ンローディングチャンバ部までの移動は、自動搬送手段 により行われる。

【0018】ローディングチャンバ部51やアンローデ ィングチャンバ部54は、半導体ウェハを収納したウェ ハカセットが設置できるようになっている。またCVD チャンバ部53は、通常のタングステンシリサイドのC VD装置のCVDチャンパ部と同様の構成となってい 8.

【0019】表面処理チャンバ解52は、図2に示すよ うに、表面処理チャンバ60と、半導体ウェハ61を載 置する基板ホルダ62と、ガス配管64を通してハロゲ ンガスを含む不活性ガスを表面処理チャンバ60内に吹 き出させるガスノズル部63と、半導体ウェハ61を移 動させる自動搬送手段65と、排気系に接続して表面処 理チャンバ60内のガスを排気する排気管66等で概略 構成されている。なお、基板ホルダ62にはインピーダ ンス整合回路67を介して、RF電源68が接続されて いて、基板ホルダ62とガスノズル部63間にプラズマ を発生させるようになっている。

【0020】次に、上記のCVD装置50を用いた。ボ リシリコン膜14 FへのWSi2 膜の堆積方法に関して 述べる。まず、半導体基板11上にポリシリコン膜14 が形成された、被処理基板である半導体ウェハ61が多 数収納されているウェハカセットをローディングチャン バ部51に設置する。その後、ローディングチャンバ部 51が真空にされ、ローディングチャンバ部51と表面 処理チャンバ部52間のゲートバルブ55が開き、ロー ディングチャンパ部51内にある自動搬送手段65(図 2参照) のアーム部65 aが伸びて、ウェハカセットに ある半導体ウェハ61周辺部を掴み、半導体ウェハ61 の中心が自動搬送手段65の回転軸65b上付近にくる まで引き寄せた後、回転軸65bが半回転して、その後 アーム部65aを伸ばして半導体ウェハ61を表面処理 40 チャンバ部52の基板ホルダ62に載置する。その後自 動搬送手段65は始めの位置に戻り、ゲートバルブ55 が閉じる。

【0021】次に、表面処理チャンバ60内にハロゲン ガスを含む不活性ガス、例えばBC13ガスを含むHe ガスを導入し、圧力を約50Pa程度とする。その後R F電源68のパワーをONし、約5分程度プラズマを発 生させ、半導体ウェハ61のポリシリコン膜14表面の 自然酸化膜を除去する。なお、この表面処理時間は、C VDチャンバ部53でのWSi2 膜15の堆積時間以下 形成された自然酸化膜を除去するための表面処理を行う 50 であるので、CVD装置の処理能力を低減させない。次

に、RF電源68のパワーをOFFし、BC1s ガスを 含むHeガスの導入を停止して、表面処理チャンバ60 内を真空に排気した後、表面処理チャンバ部52とCV Dチャンバ部53間のゲートバルブ55が開き、表面処 理チャンパ部52の自動搬送手段65により、半導体ウ ェハ61をCVDチャンバ部53に送り、CVDチャン バ部53の基板ホルダに載置する。

【0022】次に、CVDチャンバ部53において、例 えば下記のタングステンシリサイド膜のCVD条件によ り、膜厚約200nm程度のWSi2 膜15を半導体ウ 10 ェハ61のポリシリコン膜14上に堆積する。

[WSiz 膜15のCVD条件]

WF₆ ガス流量 :

10 sccm SiH2 Cl2 流量 500 sccm 圧力 50 Pa

基板温度 450 °C

【0023】WS i 2 膜15の堆積終了後、半導体ウェ ハ61は、アンローディングチャンバ部54内にある自 動搬送手段により、CVDチャンバ部53からアンロー ディングチャンバ部54へ自動搬送され、その後アンロ 20 ーディングチャンバ部54にリークガスを導入して大気 圧とした後、半導体ウェハ61をアンローディングチャ ンバ部54より取り出す。

【0024】 F記のようなCVD装置50によるWSi 2 膜15を半導体ウェハ61のポリシリコン膜14 hc 堆積すれば、BC1a ガスを含むHeガス雰囲気中のプ ラズマ処理によりポリシリコン膜14表面の自然酸化膜 を除去した後、大気中に取り出すことなく、次工程のW Si2 膜15堆積工程に入るために、ポリシリコン膜1 4表面に自然酸化膜が形成されない状態でWSi2 購1 5を堆積することができる。従って、ポリシリコン膜1 4とWSi2 膜15との密着性が良く、WSi2 膜15 の剝離が発生しない。また、ポリシリコン膜14表面に 自然酸化膜が形成されないので、後述するボリサイドゲ ート電極17における、ポリシリコン膜14とWSi2 膜15とのオーミック特性が確保できる。

【0025】上記のCVD装置50によるWSi2 膜1 5の堆積後、CVD方法による膜厚約300nm程度の CVD砂化牌16をWSi2 牌15トに堆積する。

【0026】次に、図4(b)に示すように、CVD酸 40 化膜16/WSi2 膜15/ポリシリコン膜14/ゲー ト酸化膜13を、フォトリソグラフィ技術とRIEによ りパターニングして、ポリシリコン膜14とWSi2 膜 15とによるポリサイドゲート電極17を含むゲート電 極部2を形成する。

【0027】次に、図4(c)に示すように、従来例と 同様にしてMOSトランジスタ部1のソース・ドレイン 部3にソース・ドレイン層等を形成する。その後は、図 面は省略するが、層間絶縁膜形成、コンタクトホール形

8 膜形成、パッド窓開け等を行って、半導体装置を作製す る。

【0028】上記のようにして半導体装置を作製すれ ば、ポリシリコン膜と高融点金属シリサイド膜との密着 性およびオーミック性を向上させたポリサイドゲート電 極のMOSトランジスタを含む半導体装置の作製が可能 となる。また、上記のCVD装置50を用いれば、ポリ シリコン膜14形成後に、直ちにWSi, 膜15を堆積 する必要がなく、従って半導体装置の製造で使用される

数多くの製造装置の総合稼働率を低下させることなく半 導体装置の製造が可能になる.

【0029】実施例2

本実施例はCVD装置およびこれを用いた半導体装置の 製造方法に本発明を適用した例であり、従来の技術説明 で使用した図4と、実施例1の説明で使用した図1およ び図3を参照して説明する。ここで、図3は、図1

- (a)のCVD装置における、本実施例の表面処理チャ ンバ部の詳細説明をするための、表面処理チャンバ部付 近の概略断面図である.
- 【0030】まず、図4(a)に示すように、実施例1 と同様にしてP型半導体基板11表面にLOCOS膜1 2、ゲート酸化膜13、ポリシリコン膜14を形成す
 - 【0031】次に、本実施例の高融点金属シリサイド膜 のCVD装置、例えばタングステンシリサイドのCVD 装置50により、WSi2 膜15を堆積する。ここで、 本実施例のタングステンシリサイドのCVD装置50の 構造に関して説明する。なお、本実施例のCVD装置5 0の表面処理チャンバ部52以外は実施例1と同様なの
- 30 で、表面処理チャンバ部52以外の説明は省略する。 【0032】本実施例のCVD装置50の表面処理チャ ンバ部52は、図3に示すように、表面処理チャンバ7 〇内には、半導体ウェハ61を裁置する。例えば石英ガ ラス製による基板ホルダ71と、自動搬送手段65が設 置されている。上記の石英ガラス製による基板ホルダフ 1は、半導体ウェハ61との接触面積が小さな、複数の 支持部71 aにより半導体ウェハ61を支持するように なっており、加熱される半導体ウェハ61の熱が基板ホ ルダに逃げるのを抑制している。表面処理チャンバ70 上部には、石英ガラス板72が設けられ、この石英ガラ
 - ス板72ト方には、半導体ウェハ61を加勢するための 複数のハロゲンランプ等による赤外線加熱部73が設け られている。また、表面処理チャンバ70には、還元性 ガス、例えば日2 ガスを供給するガス配管74が開閉バ ルプ75を介して設けられ、表面処理チャンバ70内の ガスを排気する排気管76が設けられている。 【0033】次に、上記のCVD装置50を用いた、ポ
- リシリコン膜14上へのWSi2 膜の堆積方法に関して 述べる。ここで、半導体基板11上にポリシリコン膜1 成、埋め込みプラグ形成、配線形成、パッシベーション 50 4が形成された、被処理基板である半導体ウェハ61

が、ローディングチャンバ部51より、表面処理チャン バ部52の基板ホルグ71よ観賞されるまでの工程と、 表面処理チャンバ部52の基板ホルグ71よりでVDチャンバ部53に移動し、WSi: 膜が堆積され、アンローディングチャンバ部54に移動して取り出すまでの工程とは、実施向1と同様なのご観音と衝する辺別を省等も

100341半導体ウェハら1が、図3に元寸ような表面が埋すセンバ部52の基度ホルダア1に載置される、開別パルアプ5が開いて、表面処理チャンバ70にの圧力を約10°1 Pa程度とする。次に赤外線加端273のルグゲランア73 aを成月させて、半導体ウェハ61を約900°C、約5分程度加熱する。の日: ガス労団穴中で半導体ウェハ61を加熱する。の理により、ボリシリコン版14表面に形成またい661 然酸化限が除去される。この加熱終了後、半導体ウェハ61を放射を含え面処 には、表面処理チャンバ部52内の自動搬送手段65 により、でリクチャンド部52内の自動搬送手段65 により、でリクチャンド部52内の自動搬送手段65 により、でリクチャンド部52内の自動搬送手段65

【0035] CVDチャンバ絡53では、実施例1と同様にして、WS1: 膜15がボリシリコン膜14上に堆 20 積され、その後半等体ウェバ61は、アンローディングチャンバ部54に移動し、外部に取り出される。次に、CVD法によりCVD使化限16をWS1: 膜15上に堆積する。

【0036】次に、図4(b)に示すように、CVD酸 化膜16/WSi2膜15/ポリシリコン膜14/ゲー ト酸化膜13を、フォトリングラフ+技術とFIEによ リパターニングして、ポリシリコン膜14とWSi2膜 15とによるポリサイドゲート電極17を含むゲート電 極部2を密波する。

[0037]次に、図4(c)に示すように、従来例と 同様としてサイドウォール様化既13をツース・ドレイ ン層19を形成する。その後は、図面は金幣するが、 間節絶縁脱形成、コンタクトホール形成、埋め込みアラグ 形成、電線形成、パッシペーション限形成、パッド窓開 けざを挙行の、半線域影響を体験する。

[0038]上記のようにして半導体装置を作繋すれ 低、ポリシリコン版と高酸点金属シリウイド限との密着 性およびオーミッグ性を向止させたポリサイドゲート電 極のMOSトランジスタを含む半導体装置の作製が可能 40 となる。また、上記のCVD装置50を用いすば、ポリ シリコン版14形形像に、直ちたWSin 版15を披着 する必要がなく、従って半導体装置の製造で使用される 数多くの製造装置の総合発御事を低下させることなく半 導体装置の製造が能くな。

【0039】以上、本発明を2例の実施例により説明したが、本発明はこれら実施例に何ら限定されるものでは ない。例えば、本実施例ではポリサイドゲート電極とす る高融点金属シリサイド版としてW512服を用いて説 明したが、MoSiz 膜等の高融点金属シリサイド膜を 用いてもよい。また、ポリシリコン膜表面の自然酸化膜 をアラズマ処理により除去する所の処理がスとしてBC 13を含むHeガスを用いたが、C12ガス等のハロゲンガスを含む不活性ガスでもよい。

【0040】更に、ポリシリコン腺表面の自然酸化膜を Ha ガス雰囲気中の加熱処理で行うとしたが、Ha ガス を含む不活性ガス等の凝元性ガス雰囲気中で加熱処理を してもよい。その他、本発明の技術的思想の範囲内で、

還元性ガスであるHz ガスを導入し、表面処理チャンバ 10 半導体装置の製造方法におけるプロセス条件は適宜変更70内の圧力を約104 Pa程度とする。次に赤外線加 が可能である。

[0041]

【発明の効果】以上の説明から明らかなように、本発明 のCVD装置およびこれを用いた半導体装置の製造方法 は、半導体製造装置の総合容動導を向上させ、ポリシリ コン製と高敵点を振りサイド膜との場合性およびオー ミック性を向上させたポリサイドゲート電極のMOSト ランジスタを含む牛導体装置の作製が可能となる。

【図画の簡単な説明】

【図1】本発明の高融点金属シリサイド膜のCVD装置のブロック図で、(a)は各チャンバ都を直線的に配置した時のCVD装置のブロック図であり、(b)は各チャンバ部をコの学状に配置した時のCVD装置のブロック図である。


【図2】図1 (a)のCVD装置における実施例1の表面処理チャンバ部の詳細説明をするための、表面処理チャンバ部が開始期間であるための、表面処理チャンバ部が近の観略期面図である。


【図3】図1(a)のCVD装置における実施例2の表面処理チャンバ部の詳細説明をするための、表面処理チ 30 ャンバ部付所の機略断而図である。

【図4】半導体装置の製造方法を説明するための、半導体装置の概略断面図である。


【符号の説明】

1…MOSトランジスタ部、2…ゲート電極部、3…ソ ース・ドレイン部、11…半導体基板、12…LOCO S膜、13…ゲート酸化膜、14…ポリシリコン膜、1 5…WSi2 膜、16…CVD酸化膜、17…ポリサイ ドゲート電極、18…サイドウォール酸化膜、19…ソ ース・ドレイン層、50···CVD装置、51···ローディ ングチャンバ部、52…表面処理チャンバ部、53…C VDチャンバ部、54…アンローディングチャンバ部、 55…ゲートバルブ、60…表面処理チャンバ、61… 半導体ウェハ、62…基板ホルダ、63…ガスノズル 部、64…ガス配管、65…自動搬送手段、66…排気 管、67···インピーダンス整合回路、68···RF電源、 70…表面処理チャンバ、71…基板ホルダ、71a… 支持部、72…石英ガラス板、73…赤外線加熱部、7 3 a…ハロゲンランプ、74…ガス配管、75…開閉バ ルブ、76…排気管





【図3】



フロントページの続き

(51) Int. Cl. ⁶ 識別記号

HO1L 21/205

FΙ

DERWENT-ACC-NO: 1998-308294 **DERWENT-WEEK:** 199827

COPYRIGHT 2008 DERWENT INFORMATION LTD

TITLE: CVD apparatus for MOS transistor built in

semiconductor device manufacture includes automatic conveyor which conveys processed substrate from loading chamber to unloading

chamber through gate valve

INVENTOR: SHIMAMOTO T

PATENT-ASSIGNEE: SONY CORP[SONY]

PRIORITY-DATA: 1996JP-265789 (October 7, 1996)

PATENT-FAMILY:

PUB-NO PUB-DATE LANGUAGE

JP 10112488 A April 28, 1998 JA

APPLICATION-DATA:

PUB-NO APPL-DESCRIPTOR APPL-NO

APPL-DATE

JP 10112488A N/A

1996JP-265789 October 7,

1996

INT-CL-CURRENT:

TYPE

IPC DATE

CIPP

C23C16/02 20060101

CIPS	H01L21/205 20060101
CIPS	H01L21/285 20060101
CIPS	H01L21/336 20060101
CIPS	H01L21/677 20060101
CIPS	H01L21/68 20060101
CIPS	H01L29/78 20060101

ABSTRACTED-PUB-NO: JP 10112488 A

BASIC-ABSTRACT:

The CVD apparatus (50) includes a loading chamber (51) in which a substrate is enclosed. The surface treatment of the substrate is performed in a surface treatment chamber (52). A refractory metal silicide film is formed on the substrate in a CVD chamber (53). The processed substrate is taken out through an unloading chamber (54). A gate valve (55) through which the substrate moves from one chamber to other chamber, is provided between the loading chamber and the surface treatment chamber and between the CVD chamber and the unloading chamber. An automatic conveyor moves the substrate from the loading chamber to the unloading chamber.

ADVANTAGE - Improves resistance of polysilicon film and refractory metal silicide film. Enables proper adhesion of refractory metal silicide film on polycide gate electrode of MOS transistor.

CHOSEN-DRAWING: Dwg.1/4

TITLE-TERMS: CVD APPARATUS MOS TRANSISTOR

BUILD SEMICONDUCTOR DEVICE
MANUFACTURE AUTOMATIC CONVEYOR
CONVEY PROCESS SUPERTRATE LOAD

CONVEY PROCESS SUBSTRATE LOAD CHAMBER UNLOAD THROUGH GATE

VALVE

DERWENT-CLASS: L03 U11

CPI-CODES: L04-D01;

EPI-CODES: U11-C09B; U11-F02A1;

SECONDARY-ACC-NO:

CPI Secondary Accession Numbers: 1998-095290 Non-CPI Secondary Accession Numbers: 1998-242462

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-112488

(43)Date of publication of application: 28.04.1998

(51)Int.CI.

H01L 21/68 H01L 21/285 H01L 29/78 H01L 21/336

// C23C 16/02 H01L 21/205

(21)Application number: 08-265789

(71)Applicant : SONY CORP

(22)Date of filing: 07.10.1996


(72)Inventor: SHIMAMOTO TATSUMI

(54) MANUFACTURING METHOD OF CVD DEVICE AND SEMICONDUCTOR DEVICE USING THIS

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a manufacturing method of a CVD device for a high melting point metallic silicide film having a surface processing function, and a semiconductor device which includes the MOS transistor of a polycide gate electrode excellent in adhesion between a polysilicon film and a high melting point metallic silicide film and ohmic property and is made by the use of this CVD device.

SOLUTION: A CVD device 50 is composed of a loading chamber part 51, a surface processing chamber 52 which processes the surface of a semiconductor in inert gas including reductive gas or halogen gas, a CVD chamber part 53 which accumulates a tungsten silicide film, an unloading chamber part 54 which takes out a substrate to be processed, and others. Here, by this CVD device 50, a semiconductor device which



includes the MOS transistor of a polycide gate electrode is manufactured, adopting the process of forming a WSi2 film after removing the natural oxide film made on the surface of the polysilicon film.